Дослідження архітектури швидкодіючого спеціалізованого засобу обробки цифрової інформації, яка представлена у системі залишкових класів

Abstract

Метою дипломної роботи є дослідження архітектури та реалізація спеціалізованого засобу для швидкодіючої обробки цифрової інформації в системі залишкових класів (СЗК) на основі FPGA. В рамках дослідження ставиться за мету вивчити переваги та особливості застосування системи залишкових класів для обробки цифрових даних, а також дослідити ефективність арифметичних операцій, таких як додавання, ділення та віднімання, в контексті обчислювальних пристроїв на основі FPGA. The aim of the thesis is to investigate the architecture and implementation of a specialized tool for high-speed processing of digital information in the Residue Number System (RNS) based on FPGA. The research aims to study the advantages and features of applying the Residue Number System for digital data processing, as well as examine the efficiency of arithmetic operations such as addition, subtraction and division in the context of FPGA-based computational devices.